TSB43AB23 TI - - ManyChip Electronics

Image is for your reference only,please check specifications for details

TSB43AB23 - TI
Manufacturer:
TI
ManyChip's Part#:
MC392922577
RoHS:
Lead free / RoHS Compliant
Datasheet:
Datasheet 3D Model
Description:
Контроллер канального уровня OHCI 1.1 1394A, интегрированный с физическим уровнем (PHY) 1394A 400Мбит/с 3 порта
Stock Locations:
Availability:
261 pcs In Stock
MOQ:
1 pcs
Unit Price:
$ 0

Updated at 16/09/2026 10:30:15(UTC+8)

Certifications

ManyChip is committed to product quality and safety with ISO 9001, ISO 13485, ISO 45001, UL, RoHS, CQC and REACH certifications.

Description

Устройство Texas Instruments TSB43AB23 представляет собой интегрированный контроллер уровня PHY/канального уровня (LLC) стандарта 1394a-2000 OHCI, полностью соответствующий спецификациям _PCI Local Bus Specification_, _PCI Bus Power Management Interface Specification_ (редакция 1.1), IEEE Std 1394-1995, IEEE Std 1394a-2000 и _1394 Open Host Controller Interface Specification_ (выпуск 1.1). Оно способно передавать данные между 33-МГц шиной PCI и шиной 1394 со скоростями 100 Мбит/с, 200 Мбит/с и 400 Мбит/с. Устройство TSB43AB23 обеспечивает три порта 1394 с отдельным смещением кабеля (TPBIAS). Устройство TSB43AB23 также поддерживает функции энергосбережения IEEE Std 1394a-2000 для приложений с батарейным питанием и усовершенствования арбитража.
В соответствии с требованиями _1394 Open Host Controller Interface Specification_ (OHCI) и IEEE Std 1394a-2000 внутренние регистры управления отображаются в память и не являются предвыбираемыми. Заголовок конфигурации PCI доступен через конфигурационные циклы, заданные PCI, и обеспечивает совместимость с технологией Plug-and-Play (PnP). Кроме того, устройство TSB43AB23 соответствует спецификации _PCI Bus Power Management Interface Specification_ в соответствии с требованиями _PC 2001 Design Guide_. Устройство TSB43AB23 поддерживает состояния питания D0, D1, D2 и D3.
Конструкция TSB43AB23 обеспечивает пакетный режим ведущего устройства шины PCI и способна передавать строку кэша данных со скоростью 132 Мбайт/с после подключения к контроллеру памяти. Поскольку задержка PCI может быть большой, предусмотрены глубокие FIFO для буферизации данных 1394.
Устройство TSB43AB23 предоставляет буферы физической записи с отложенной записью и высокооптимизированный физический тракт данных для производительности SBP-2. Устройство TSB43AB23 также обеспечивает несколько изохронных контекстов, множественные пакетные передачи строк кэша и усовершенствованный внутренний арбитраж.
Передовой КМОП-процесс обеспечивает низкое энергопотребление и позволяет устройству TSB43AB23 работать на тактовых частотах PCI до 33 МГц.
Уровень PHY устройства TSB43AB23 обеспечивает цифровые и аналоговые функции приемопередатчика, необходимые для реализации трехпортового узла в кабельной сети 1394. Каждый кабельный порт содержит два дифференциальных линейных приемопередатчика. Приемопередатчики включают схемы для контроля состояния линии, необходимые для определения статуса подключения, инициализации и арбитража, а также для приема и передачи пакетов.
Уровню PHY устройства TSB43AB23 требуется только внешний кварцевый резонатор 24,576 МГц в качестве опорного для кабельных портов. Вместо кварцевого резонатора может подаваться внешний тактовый сигнал. Внутренний генератор управляет внутренней фазовой автоподстройкой частоты (ФАПЧ), которая генерирует требуемый опорный сигнал 393,216 МГц. Этот опорный сигнал внутренне делится для формирования тактовых сигналов, управляющих передачей исходящего закодированного строба и данных. Тактовый сигнал 49,152 МГц подается на встроенный LLC для синхронизации и используется для ресинхронизации принятых данных.
Биты данных, подлежащие передаче через кабельные порты, принимаются от встроенного LLC и внутренне фиксируются синхронно с системным тактовым сигналом 49,152 МГц. Эти биты последовательно объединяются, кодируются и передаются со скоростью 98,304 Мбит/с, 196,608 Мбит/с или 393,216 Мбит/с (обозначаются как S100, S200 или S400 соответственно) в виде исходящего потока данных-стробов. Во время передачи закодированная информация данных передается дифференциально по парам витой пары B (TPB), а закодированная информация строба передается дифференциально по парам витой пары A (TPA).
Во время приема пакетов передатчики TPA и TPB принимающего кабельного порта отключаются, а приемники этого порта включаются. Закодированная информация данных принимается на паре TPA, а закодированная информация строба — на паре TPB. Принятая информация данных-стробов декодируется для восстановления тактового сигнала приема и последовательных битов данных. Последовательные биты данных ресинхронизируются с локальным системным тактовым сигналом 49,152 МГц и отправляются на встроенный LLC. Принятые данные также передаются (повторяются) на другие активные (подключенные) кабельные порты.
Интерфейсы кабелей TPA и TPB содержат дифференциальные компараторы для контроля состояний линий во время инициализации и арбитража. Выходы этих компараторов используются внутренней логикой для определения статуса арбитража. Канал TPA контролирует синфазное напряжение входящего кабеля. Значение этого синфазного напряжения используется во время арбитража для установки скорости следующей передачи пакета. Кроме того, канал TPB контролирует синфазное напряжение на паре TPB для обнаружения наличия напряжения смещения витой пары, подаваемого удаленным устройством.
Устройство TSB43AB23 обеспечивает номинальное напряжение смещения 1,86 В на выводе TPBIAS для оконечной нагрузки порта. Уровень PHY содержит две независимые схемы TPBIAS. Это напряжение смещения, при его обнаружении удаленным приемником через кабель, указывает на наличие активного соединения. Источник этого напряжения смещения должен быть стабилизирован внешним фильтрующим конденсатором емкостью 1,0 мкФ.
Линейные драйверы в устройстве TSB43AB23 работают в режиме высокоомного тока и предназначены для работы с внешним кабельным импедансом 112 Ом. На каждом конце кабеля витой пары предусмотрена одна цепь. Каждая цепь состоит из пары последовательно соединенных резисторов по 56 Ом. Средняя точка пары резисторов, непосредственно подключенных к выводам TPA, соединена с соответствующим выводом напряжения TPBIAS. Средняя точка пары резисторов, непосредственно подключенных к выводам TPB, соединена с землей через параллельную RC-цепь с рекомендуемыми значениями 5 кОм и 220 пФ. Значения внешних резисторов оконечной нагрузки линии рассчитаны на соответствие стандартным спецификациям при параллельном подключении к внутренним цепям приемника. Внешний резистор, подключенный между выводами R0 и R1, устанавливает выходной ток драйвера и другие внутренние рабочие токи. Этот токозадающий резистор имеет значение 6,34 кОм ±1%.
Когда питание устройства TSB43AB23 отключено и кабели витых пар подключены, схемы передатчика и приемника TSB43AB23 представляют высокий импеданс для кабеля и не нагружают напряжение TPBIAS на другом конце кабеля.
Когда устройство находится в состоянии низкого энергопотребления (например, D2 или D3), устройство TSB43AB23 автоматически переходит в режим пониженного энергопотребления, если все порты неактивны (отключены, отключены программно или приостановлены). В этом режиме пониженного энергопотребления устройство TSB43AB23 отключает свои внутренние тактовые генераторы, а также различные схемы формирования опорного напряжения и тока, в зависимости от состояния портов (некоторые опорные схемы должны оставаться активными для обнаружения новых подключений кабелей, отключений или входящего TPBIAS, например). Наименьшее энергопотребление (ультранизкое энергопотребление в режиме сна) достигается, когда все порты либо отключены, либо отключены программно с очищенным битом разрешения прерывания порта.
Устройство TSB43AB23 выходит из режима пониженного энергопотребления, когда бит 19 (LPS) в регистре управления хост-контроллера по смещению OHCI 50h/54h (см. Раздел 4.16, _Host Controller Control Register_) установлен в 1, или когда происходит событие порта, требующее активации устройства TSB43AB23 для ответа на событие или уведомления LLC о событии (например, обнаружено входящее смещение на приостановленном порту, обнаружено отключение на приостановленном порту или обнаружено новое подключение на непрограммно отключенном порту). Когда устройство TSB43AB23 находится в режиме пониженного энергопотребления, внутренний тактовый сигнал 49,153 МГц становится активным (и встроенный уровень PHY начинает работать) в течение 2 мс после того, как бит 19 (LPS) в регистре управления хост-контроллера по смещению OHCI 50h/54h (см. Раздел 4.16, _Host Controller Control Register_) установлен в 1.
Устройство TSB43AB23 поддерживает аппаратные усовершенствования для лучшей поддержки приема и передачи потоков цифрового видео (DV) и MPEG. Эти усовершенствования включаются через регистр усовершенствований изохронного приема цифрового видео по смещению OHCI A88h (см. Главу 5, _TI Extension Registers_). Усовершенствования включают автоматическую вставку временных меток для передаваемых потоков DV и MPEG, а также удаление заголовка общего изохронного пакета (CIP) для принимаемых потоков DV.
Формат CIP определяется спецификацией IEC 61883-1:1998. Усовершенствования контекстов изохронных данных реализованы как аппаратная поддержка синхронизационной временной метки для форматов CIP как DV, так и MPEG. Устройство TSB43AB23 поддерживает модификацию поля синхронизационной временной метки, чтобы гарантировать, что значение, вставленное программно, не является устаревшим — то есть значение меньше текущего таймера цикла на момент передачи пакета.
Полностью соответствует спецификации _1394 Open Host Controller Interface Specification_ (выпуск 1.1)
Полностью соответствует положениям IEEE Std 1394-1995 для высокопроизводительной последовательной шины и IEEE Std 1394a-2000
Полностью совместим с реализациями FireWire и i.LINK стандарта IEEE Std 1394
Соответствует спецификации Intel _Mobile Power Guideline 2000_
Полная поддержка IEEE Std 1394a-2000 включает: подавление дребезга соединения, арбитрированный короткий сброс, многоскоростную конкатенацию, ускорение арбитража, конкатенацию "на лету" и программное отключение/приостановку/возобновление порта
Функции энергосбережения для экономии энергии в приложениях с батарейным питанием включают: автоматическое отключение устройства при приостановке, управление питанием PCI для канального уровня и отключение питания неактивных портов
Режим сна с ультранизким энергопотреблением
Три полностью совместимых с IEEE Std 1394a-2000 кабельных порта со скоростями 100 Мбит/с, 200 Мбит/с и 400 Мбит/с
Кабельные порты контролируют состояние линии для активного подключения к удаленному узлу
Контроль наличия питания кабеля
Отдельное смещение кабеля (TPBIAS) для каждого порта
Логика ядра 1,8 В с универсальными интерфейсами PCI, совместимыми со средами сигнализации PCI 3,3 В и 5 В
Физическая отложенная запись до трех незавершенных транзакций
Пакетные передачи PCI и глубокие FIFO для компенсации большой задержки хоста
Протокол PCI_CLKRUN\
Внешнее управление таймером цикла для настраиваемой синхронизации
Расширенная сигнализация возобновления для совместимости с устаревшими компонентами DV
Логика PHY-канала выполняет функции инициализации системы и арбитража
Включены функции кодирования и декодирования PHY-канала для поуровневого кодирования данных-стробов
Входящие данные PHY-канала ресинхронизируются с локальным тактовым сигналом
Недорогой кварцевый резонатор 24,576 МГц обеспечивает передачу и прием данных со скоростями 100 Мбит/с, 200 Мбит/с и 400 Мбит/с
Сигнализация информации о классе мощности узла для управления питанием системы
Интерфейс последовательной ROM поддерживает 2-проводные последовательные устройства EEPROM
Два универсальных ввода/вывода
Биты регистров обеспечивают программное управление битом состязания, битами класса мощности, битом управления активностью канала и функциями IEEE Std 1394a-2000
Изготовлен по передовому низкопотребляющему КМОП-процессу
Режим двойного буфера изохронного приема
Конвейерная обработка с нарушением порядка для асинхронных запросов на передачу
Прерывание при ошибке доступа к регистру, когда PHY SCLK неактивен
Состояния питания PCI D0, D1, D2 и D3
Регистры начальной доступной пропускной способности и начальных доступных каналов
Поддержка PME\ согласно _1394 Open Host Controller Interface Specification_
Реализует технологию, покрываемую одним или несколькими патентами Apple Computer, Incorporated и SGS Thompson, Limited.
iOHCI-Lynx и TI являются товарными знаками Texas Instruments.
Прочие товарные знаки являются собственностью их соответствующих владельцев.

Show

TSB43AB23 Specifications

Attribute	Attribute Value

Datasheet	Datasheet
3D Model	3D Model
Mounting Style	Surface Mount
Case/Package	TQFP
	Show
RoHS	RoHS Compliant
Lead-Free Status	Lead Free

Order guide

Payment Shipping Package Order Quality Assurance

TT in advance (bank transfer), Western Union, Credit card,
PayPal. Customer is responsible for shipping fee, bank
charges, duties and taxes.
- You can choose whether shipping charges will be charged through your shipping account or by us.
- Please confirm with the logistics company in advance for remote areas.
(Additional charges ($35-$50) may apply for delivery in these areas)
- Delivery date: usually 2 to 7 working days.
- A tracking number will be sent after your order ships.
- Carefully inspected and packed by ManyChip warehouse
- Vacuum packaging
- Anti-static packaging
- Shockproof foam
The terms here are for reference only, the actual terms are subject to the sales quotation.
- Please confirm product specifications when ordering.
- MOQ refers to the minimum order quantity required to purchase each part.
- If you have special ordering instructions, please indicate them on the ordering page.
- Inspection (PSI) will be performed prior to shipment.
- Income Quality Control (IQC), 1000+ qualified dealers.
- Chips are tested by authoritative organizations to ensure the quality, authenticity and safety of your device.
- Decapsulation control
- X-ray control
- XRF inspection
- Electrical testing
- Surface testing
-Digital components warehouse, covering an area of 800 square meters, with constant temperature and humidity

Contact Us

If you have any problem,please email to sales@manychip.com, we will response as soon as possisble.

Popular Search Parts

Recommended Parts
Hot Parts
Popular Parts
Recently Popular Parts

SN:H0.47595LO54883V60Q0QC0S1

Buy TSB43AB23

Please fill the information below to send RFQ quickly,and we will respond immediately.