TSB41AB2 TI - - ManyChip Electronics

Image is for your reference only,please check specifications for details

TSB41AB2 - TI
Manufacturer:
TI
ManyChip's Part#:
MC270115080
Package:
HTQFP-64
Datasheet:
Datasheet 3D Model
Description:
PHY-чип для IEEE1394, нужен для построения шины 1394. IEEE 1394A-2000 ДВУХПОРТОВЫЙ КАБЕЛЬНЫЙ ПРИЕМОПЕРЕДАТЧИК/АРБИТР, 64 вывода TQFP
Stock Locations:
Availability:
236 pcs In Stock
MOQ:
1 pcs
Unit Price:
$ 0

Updated at 16/09/2026 10:30:15(UTC+8)

Certifications

ManyChip is committed to product quality and safety with ISO 9001, ISO 13485, ISO 45001, UL, RoHS, CQC and REACH certifications.

Description

Микросхема TSB41AB2 обеспечивает цифровые и аналоговые функции трансивера, необходимые для реализации двухпортового узла в кабельной сети IEEE 1394. Кабельные порты содержат два дифференциальных трансивера линии. Трансиверы включают схему контроля состояния линии, необходимую для определения статуса соединения, для инициализации и арбитража, а также для приёма и передачи пакетов. TSB41AB2 предназначена для сопряжения с контроллером канального уровня (LLC), таким как TSB12LV21, TSB12LV22, TSB12LV23, TSB12LV26, TSB12LV31, TSB12LV41, TSB12LV42 или TSB12LV01A.
Для TSB41AB2 требуется только внешний кварцевый резонатор на 24,576 МГц в качестве опорного. Вместо кварцевого резонатора может подаваться внешний тактовый сигнал. Внутренний генератор управляет внутренней фазовой автоподстройкой частоты (ФАПЧ), которая формирует требуемый опорный сигнал 393,216 МГц. Этот опорный сигнал внутренне делится для получения тактовых сигналов, используемых для управления передачей исходящей закодированной информации строба и данных. Тактовый сигнал 49,152 МГц подаётся на соответствующий LLC для синхронизации двух микросхем и используется для ресинхронизации принимаемых данных. Функция отключения питания (PD) при активации путём подачи высокого уровня на вывод PD останавливает работу ФАПЧ.
TSB41AB2 поддерживает опциональный гальванический барьер между собой и LLC. Когда входной вывод ISO\ подтянут к высокому уровню, выходы интерфейса LLC работают в обычном режиме. Когда вывод ISO\ подтянут к низкому уровню, включается внутренняя дифференцирующая логика, и выходы управляются таким образом, что они могут быть связаны через ёмкостный или трансформаторный гальванический барьер, как описано в Приложении J стандарта IEEE Std 1394-1995 и в IEEE 1394a-2000 (раздел 5.9.4) (далее именуемом изоляцией типа Приложения J). Для работы с изоляцией с удержанием шины TI вывод ISO\ на PHY должен быть высоким.
Биты данных, подлежащие передаче через кабельные порты, принимаются от LLC по двум, четырём или восьми параллельным линиям (в зависимости от требуемой скорости передачи) и запоминаются внутри TSB41AB2 синхронно с системным тактовым сигналом 49,152 МГц. Эти биты объединяются последовательно, кодируются и передаются со скоростью 98,304, 196,608 или 393,216 Мбит/с (обозначаемой соответственно S100, S200 и S400) в виде исходящего информационного потока данных-строба. Во время передачи закодированная информация данных передаётся дифференциально по парам кабеля TPB, а закодированная информация строба передаётся дифференциально по парам кабеля TPA.
Во время приёма пакетов передатчики TPA и TPB принимающего кабельного порта отключаются, а приёмники этого порта включаются. Закодированная информация данных принимается по паре кабеля TPA, а закодированная информация строба — по паре кабеля TPB. Принятая информация данных-строба декодируется для восстановления тактового сигнала приёма и последовательных битов данных. Последовательные биты данных разделяются на двух-, четырёх- или восьмибитовые параллельные потоки (в зависимости от указанной скорости приёма), ресинхронизируются с локальным системным тактовым сигналом 49,152 МГц и отправляются на соответствующий LLC.
Интерфейсы кабеля TPA и TPB содержат дифференциальные компараторы для контроля состояний линии во время инициализации и арбитража. Выходные сигналы этих компараторов используются внутренней логикой для определения статуса арбитража. Канал TPA контролирует синфазное напряжение входящего кабеля. Значение этого синфазного напряжения используется во время арбитража для установки скорости следующей передачи пакета. Кроме того, канал TPB контролирует синфазное напряжение входящего кабеля на паре TPB на наличие дистанционно подаваемого напряжения смещения витой пары.
TSB41AB2 обеспечивает номинальное напряжение смещения 1,86 В на выводе TPBIAS для оконечной нагрузки порта. Это напряжение смещения, будучи переданным по кабелю удалённому приёмнику, указывает на наличие активного соединения. Этот источник напряжения смещения должен быть стабилизирован внешним конденсатором фильтра ёмкостью 1 мкФ. TPBIAS близко к VDD, когда активный порт не подключён к другому узлу.
Линейные драйверы в TSB41AB2 работают в высокоимпедансном режиме тока и рассчитаны на работу с внешними резисторами 112 Ом ±1,0%.
Когда питание TSB41AB2 выключено, а кабели витой пары подключены, схема передатчика и приёмника TSB41AB2 имеет высокий импеданс по отношению к кабелю и не нагружает напряжение TPBIAS на другом конце кабеля. Схема защиты от сбоев блокирует любые пути утечки от порта обратно к силовой плоскости устройства.
Когда TSB41AB2 используется с портом, не выведенным на разъём, выводы витой пары неиспользуемого порта должны быть оконечены для надёжной работы. Для каждого неиспользуемого порта выводы TPB+ и TPB- должны быть соединены вместе и затем подтянуты к земле, или выводы TPB+ и TPB- должны быть подключены к рекомендуемой схеме оконечной нагрузки (см. Рисунок 5). Выводы TPA+, TPA- и TPBIAS неиспользуемого порта могут оставаться неподключёнными. Вывод TPBIAS должен быть подключён к конденсатору 1 мкФ на землю или оставаться плавающим.
Выводы TESTM, SE и SM используются для настройки различных условий производственного тестирования. Для нормальной работы вывод TESTM должен быть подключён к VDD через резистор 1 кОм, а SM должен быть подключён непосредственно к земле.
Четыре вывода корпуса используются как входы для установки значения по умолчанию для четырёх битов конфигурации в пакете самоидентификации и подключаются к высокому уровню через резистор 1 кОм или жёстко к низкому уровню в зависимости от конструкции оборудования. Выводы PC0-PC2 используются для указания класса питания по умолчанию для узла (необходимость питания от кабеля или способность подавать питание на кабель). Смотрите Таблицу 9 для кодирования класса питания. Вывод C/LKON используется как вход для указания того, что узел является претендентом на роль менеджера изохронных ресурсов (IRM) или менеджера шины (BM).
TSB41AB2 поддерживает приостановку/возобновление, как определено в спецификации IEEE 1394a-2000. Механизм приостановки позволяет переводить пары непосредственно соединённых портов в состояние низкого энергопотребления (состояние приостановки) при сохранении соединения порт-порт между сегментами шины. В состоянии приостановки порт не может передавать или принимать пакеты транзакций данных. Однако порт в состоянии приостановки способен обнаруживать изменения статуса соединения и обнаруживать входящий TPBIAS. Когда порты TSB41AB2 приостановлены, все схемы, кроме генератора опорного напряжения на запрещённой зоне и схем обнаружения смещения, обесточены, что приводит к значительной экономии энергии. Дополнительные сведения о работе приостановки/возобновления см. в IEEE 1394a-2000. Использование приостановки/возобновления рекомендуется для новых проектов.
Схема передатчика и приёмника порта отключается во время отключения питания (когда входной вывод PD установлен в высокий уровень), во время сброса (когда входной вывод RESET\ установлен в низкий уровень), когда к порту не подключён активный кабель или когда управляется внутренней логикой арбитража. Выход TPBIAS отключается во время отключения питания, во время сброса или когда порт отключён по команде LLC.
Выходной вывод cable-not-active (CNA) устанавливается в высокий уровень, когда ни один из портов витой пары не принимает входящее смещение (то есть они либо отключены, либо приостановлены), и может использоваться вместе с LPS для определения момента отключения питания TSB41AB2. Выход CNA не защищён от дребезга. Когда вывод PD установлен в высокий уровень, схема обнаружения CNA включается (независимо от предыдущего состояния портов), и на выводе RESET\ активируется подтяжка к земле для принудительного сброса внутренней логики TSB41AB2.
Вывод LPS (link power status) работает совместно с выводом C/LKON для управления энергопотреблением в узле. Сигнал LPS от LLC используется вместе с битом LCtrl (см. Таблицу 1 и Таблицу 2 в разделе «Информация о применении») для указания активного состояния/статуса питания LLC. Сигнал LPS также используется для сброса, отключения и инициализации интерфейса PHY-LLC (состояние интерфейса PHY-LLC управляется исключительно входом LPS независимо от состояния бита LCtrl).
Вход LPS считается неактивным, если он остаётся низким более 2,6 мкс, и считается активным в противном случае. Когда TSB41AB2 обнаруживает, что LPS неактивен, она переводит интерфейс PHY-LLC в состояние сброса с низким энергопотреблением, в котором выходы CTL и D удерживаются в логическом нуле, а вход LREQ игнорируется; однако выход SYSCLK остаётся активным. Если вход LPS остаётся низким более 26 мкс, интерфейс PHY-LLC переводится в состояние отключения с низким энергопотреблением, в котором выход SYSCLK также удерживается неактивным. Интерфейс PHY-LLC также удерживается в отключённом состоянии во время аппаратного сброса. TSB41AB2 продолжает выполнять необходимые функции повторителя, требуемые для нормальной работы сети, независимо от состояния интерфейса PHY-LLC. Когда интерфейс находится в состоянии сброса или отключения и LPS снова становится активным, PHY инициализирует интерфейс и возвращает его в нормальный режим работы.
Когда интерфейс PHY-LLC находится в состоянии отключения с низким энергопотреблением, TSB41AB2 автоматически переходит в режим низкого энергопотребления, если порт неактивен (отключён, выключен или приостановлен). В этом режиме низкого энергопотребления TSB41AB2 отключает свои внутренние генераторы тактовых сигналов, а также отключает различные цепи опорного напряжения и тока в зависимости от состояния порта (некоторые опорные схемы должны оставаться активными для обнаружения новых подключений кабеля, отключений или входящего TPBIAS, например). Наименьшее энергопотребление (режим ультранизкого энергопотребления — sleep) достигается, когда порт либо отключён, либо выключен с очищенным битом разрешения прерывания порта. TSB41AB2 выходит из режима низкого энергопотребления, когда вход LPS устанавливается в высокий уровень или когда происходит событие порта. Это требует, чтобы TSB41AB2 стала активной для реагирования на событие или уведомления LLC о событии (например, обнаружено входящее смещение на приостановленном порту, обнаружено отключение на приостановленном порту, обнаружено новое подключение на неотключённом порту и т. д.). Выход SYSCLK становится активным (и интерфейс PHY-LLC инициализируется и начинает работать) в течение 7,3 мс после установки LPS в высокий уровень, когда TSB41AB2 находится в режиме низкого энергопотребления.
PHY использует вывод C/LKON для уведомления LLC о необходимости включения питания и перехода в активное состояние. При активации сигнал C/LKON представляет собой прямоугольную волну с периодом приблизительно 163 нс. PHY активирует выход C/LKON, когда LLC неактивен и происходит событие пробуждения. LLC считается неактивным, когда либо вход LPS неактивен, как описано выше, либо бит LCtrl очищен до 0. Событие пробуждения происходит, когда принят PHY-пакет link-on, адресованный этому узлу, или когда происходит прерывание PHY. PHY деактивирует выход C/LKON, когда LLC становится активным (когда и LPS активен, и бит LCtrl установлен в 1). PHY также деактивирует выход C/LKON при сбросе шины, если только не существует условия прерывания PHY, которое в противном случае вызвало бы активность C/LKON.
Полностью поддерживает положения стандарта IEEE 1394-1995 для высокопроизводительной последовательной шины и IEEE 1394a-2000
Полностью совместим с реализациями FireWire™ и i.LINK™ стандарта IEEE Std 1394
Полностью соответствует требованиям OpenHCI
Обеспечивает два полностью совместимых с IEEE 1394a-2000 кабельных порта со скоростью 100/200/400 мегабит в секунду (Мбит/с)
Полная поддержка IEEE 1394a-2000 включает:
Подавление дребезга соединения, арбитражный короткий сброс, многоскоростную конкатенацию, арбитраж
Ускорение, конкатенацию «на лету», отключение/приостановку/возобновление порта
Регистровые биты обеспечивают программное управление битом претендента, битами класса питания, битом управления активностью канала и функциями IEEE 1394a-2000
Соответствующий IEEE 1394a-2000 фильтр синфазных помех на входящем TPBIAS
Расширенный сигнал возобновления для совместимости с устаревшими DV-устройствами, а также совместимость по выводам и регистрам с TSB41LV02A, что позволяет прямой изохронный обмен с устаревшими DV-устройствами с любым канальным уровнем, даже когда устройство является корневым
Функции отключения питания для экономии энергии в устройствах с батарейным питанием включают:
Автоматическое отключение устройства во время приостановки, вывод отключения устройства, интерфейс канала
Отключение через LPS и отключение питания неактивных портов
Схема защиты от сбоев обнаруживает внезапную потерю питания устройства и отключает порт, чтобы гарантировать, что устройство не нагружает TPBIAS подключённого устройства, и блокирует любые пути утечки от порта обратно к силовой плоскости устройства
Программный сброс устройства (SWR)
Ведущее в отрасли низкое энергопотребление
Режим ультранизкого энергопотребления (sleep)
Контроль наличия питания кабеля
Кабельные порты контролируют состояние линии для активного соединения с удалённым узлом
Интерфейс данных с контроллером канального уровня через 2/4/8 параллельных линий на частоте 49,152 МГц
Интерфейс с контроллером канального уровня поддерживает недорогую изоляцию с удержанием шины TI и опциональную электрическую изоляцию по Приложению J
Совместим с контроллерами канального уровня, использующими напряжение 3,3 В
Работа от одного источника питания 3,3 В
Недорогой кварцевый резонатор 24,576 МГц обеспечивает передачу и приём данных на скоростях 100/200/400 Мбит/с и тактовый сигнал контроллера канального уровня на частоте 49,152 МГц
Недорогой высокопроизводительный 64-выводной корпус TQFP с улучшенным теплоотводом PowerPAD™ увеличивает тепловые характеристики до 210%
Соответствует рекомендациям Intel™ Mobile Power Guideline 2000
Реализует технологию, защищённую одним или несколькими патентами Apple Computer, Incorporated и SGS Thompson, Limited.
FireWire является товарным знаком Apple Computer, Incorporated.
i.LINK является товарным знаком Sony Kabushiki Kaisha TA Sony Corporation.
Intel является товарным знаком Intel Corporation
Прочие товарные знаки являются собственностью их соответствующих владельцев.

Show

TSB41AB2 Specifications

Attribute	Attribute Value

Datasheet	Datasheet
3D Model	3D Model
Number of Pins	64 Pin
Case/Package	HTQFP-64
	Show
Product Lifecycle Status
RoHS	RoHS Compliant
Lead-Free Status	Lead Free

Order guide

Payment Shipping Package Order Quality Assurance

TT in advance (bank transfer), Western Union, Credit card,
PayPal. Customer is responsible for shipping fee, bank
charges, duties and taxes.
- You can choose whether shipping charges will be charged through your shipping account or by us.
- Please confirm with the logistics company in advance for remote areas.
(Additional charges ($35-$50) may apply for delivery in these areas)
- Delivery date: usually 2 to 7 working days.
- A tracking number will be sent after your order ships.
- Carefully inspected and packed by ManyChip warehouse
- Vacuum packaging
- Anti-static packaging
- Shockproof foam
The terms here are for reference only, the actual terms are subject to the sales quotation.
- Please confirm product specifications when ordering.
- MOQ refers to the minimum order quantity required to purchase each part.
- If you have special ordering instructions, please indicate them on the ordering page.
- Inspection (PSI) will be performed prior to shipment.
- Income Quality Control (IQC), 1000+ qualified dealers.
- Chips are tested by authoritative organizations to ensure the quality, authenticity and safety of your device.
- Decapsulation control
- X-ray control
- XRF inspection
- Electrical testing
- Surface testing
-Digital components warehouse, covering an area of 800 square meters, with constant temperature and humidity

Contact Us

If you have any problem,please email to sales@manychip.com, we will response as soon as possisble.

Popular Search Parts

Recommended Parts
Hot Parts
Popular Parts
Recently Popular Parts

SN:H0.75658LO54096V87Q0QC0S4

Buy TSB41AB2

Please fill the information below to send RFQ quickly,and we will respond immediately.