TMS320C6746 TI - - ManyChip Electronics

Image is for your reference only,please check specifications for details

TMS320C6746 - TI
Manufacturer:
TI
ManyChip's Part#:
MC486601975
Datasheet:
Datasheet 3D Model
Description:
Устройство представляет собой низкопотребляемый процессор для приложений, основанный на ядре DSP C674x. Оно обеспечивает значительно более низкое энергопотребление, чем...
Stock Locations:
Availability:
223 pcs In Stock
MOQ:
1 pcs
Unit Price:
$ 0

Updated at 16/09/2026 10:30:15(UTC+8)

Certifications

ManyChip is committed to product quality and safety with ISO 9001, ISO 13485, ISO 45001, UL, RoHS, CQC and REACH certifications.

Description

DSP TMS320C6746 с фиксированной и плавающей запятой является низкопотребляемым процессором для приложений, основанным на ядре DSP C674x. Этот DSP обеспечивает существенно более низкое энергопотребление по сравнению с другими представителями платформы DSP TMS320C6000™.
Данное устройство позволяет производителям оригинального оборудования (OEM) и производителям оригинального дизайна (ODM) быстро выводить на рынок устройства с надежными операционными системами, богатыми пользовательскими интерфейсами и высокой производительностью процессора благодаря максимальной гибкости полностью интегрированного смешанного процессорного решения.
Ядро DSP устройства использует архитектуру на основе кэша двух уровней. Кэш программ первого уровня (L1P) — это
прямолинейный кэш объёмом 32 КБ, а кэш данных первого уровня (L1D) — 32-КБный кэш с двумя путями и ассоциативным отбором. Кэш программ второго уровня (L2P) состоит из 256-КБного пространства памяти, совместно используемого для программ и данных. Память L2 может быть настроена как отображаемая память, кэш или их комбинация. L2 DSP доступен другим хостам в системе.
Набор периферийных устройств включает: контроллер доступа к среде передачи данных Ethernet (EMAC) со скоростью 10/100 Мбит/с, оснащённый модулем управления данными ввода/вывода (MDIO); один интерфейс USB 2.0 OTG; два интерфейса шины I2C; один многоканальный аудиосериальный порт (McASP) с 16 сериализаторами и буферами FIFO; два многоканальных буферизованных серийных порта (McBSP) с буферами FIFO; два последовательных периферийных интерфейса (SPI) с несколькими выборами чипов; четыре 64-разрядных универсальных таймера, каждый из которых настраивается (один можно конфигурировать как сторожевой таймер); настраиваемый 16-разрядный интерфейс хост-порт (HPI); до 9 банков универсальных входов/выходов (GPIO), каждый из которых содержит 16 контактов с программируемыми режимами генерации прерываний и событий, мультиплексированных с другими периферийными устройствами; три интерфейса UART (каждый с RTS и CTS); два улучшенных высокоразрешающих периферийных устройства широтно-импульсной модуляции (eHRPWM); три 32-разрядных улучшенных модуля захвата (eCAP), которые могут быть настроены как 3 входа захвата или 3 выхода APWM; два внешних интерфейса памяти: асинхронный и SDRAM-интерфейс внешней памяти (EMIFA) для медленных памятей или периферийных устройств; а также более быстрый контроллер DDR2/Mobile DDR.
EMAC обеспечивает эффективный интерфейс между устройством и сетью. EMAC поддерживает как 10Base-T, так и 100Base-TX, то есть 10 Мбит/с и 100 Мбит/с в полудуплексном или полнодуплексном режиме. Кроме того, доступен интерфейс MDIO для конфигурации PHY. EMAC поддерживает как интерфейсы MII, так и RMII.
uPP предоставляет высокоскоростной интерфейс для многих типов преобразователей данных, FPGA или других параллельных устройств. uPP поддерживает программируемые ширины данных от 8 до 16 бит на обоих каналах. Поддерживаются как однократные, так и двукратные передачи данных, а также сигналы START, ENABLE и WAIT для управления различными преобразователями данных.
Включён видеопортовый интерфейс (VPIF), обеспечивающий гибкий видео-ввод/вывод.
Богатый набор периферийных устройств позволяет управлять внешними периферийными устройствами и взаимодействовать с внешними процессорами. Подробности о каждом из периферийных устройств см. в соответствующих разделах данного документа и в связанных справочных руководствах по периферии.
Устройство оснащено полным комплектом средств разработки для DSP. Эти инструменты включают компиляторы Си, оптимизатор ассемблера DSP для упрощения программирования и планирования, а также дебаггер для Windows, обеспечивающий видимость выполнения исходного кода.
Фиксированная и плавающая запятая VLIW DSP C674x частотой 375 и 456 МГц
Особенности набора инструкций C674x
Супернабор ISA C67x+ и C64x+
До 3648 MIPS и 2746 MFLOPS
Байтовая адресуемость (данные 8-, 16-, 32- и 64-бит)
Защита от переполнения при 8-битной обработке
Извлечение, установка и очистка битовых полей
Нормализация, насыщение, подсчёт битов
Компактные 16-битные инструкции
Двухуровневая архитектура кэш-памяти C674x
32 КБ программы L1P RAM/кэш
32 КБ данных L1D RAM/кэш
256 КБ единого кэша L2 RAM/кэш
Гибкая разбивка RAM/кэш (L1 и L2)
Улучшенный контроллер прямого доступа к памяти 3 (EDMA3):
2 канала контроллера
3 контроллера передачи
64 независимых канала DMA
16 быстрых каналов DMA
Программируемый размер пакета передачи
Ядро плавающей запятой VLIW DSP TMS320C674x
Архитектура загрузки-хранения с поддержкой несортированных данных
64 универсальных регистра (32-бит)
Шесть функциональных блоков ALU (32- и 40-бит)
Поддержка 32-битных целых чисел, SP (IEEE одинарной точности/32-бит) и DP (IEEE двойной точности/64-бит) плавающей запятой
Поддержка до четырёх сложений SP за такт, четырёх сложений DP каждые два такта
Поддержка до двух операций обратного приближения (RCPxP) и обратного приближения квадратного корня (RSQRxP) за цикл
Две функциональные единицы умножения:
Поддержка смешанной точности IEEE при умножении до:
2 SP × SP → SP за такт
2 SP × SP → DP каждые два такта
2 SP × DP → DP каждые три такта
2 DP × DP → DP каждые четыре такта
Умножение с фиксированной точностью поддерживает две 32×32-битные умножения, четыре 16×16-битные умножения или восемь 8×8-битных умножений за такт, а также сложные множественные операции
Упаковка инструкций снижает размер кода
Все инструкции условны
Аппаратная поддержка операции цикла по модулю
Работа в защищённом режиме
Поддержка исключений для обнаружения ошибок и перенаправления программы
Программная поддержка
TI DSPBIOS
Библиотека поддержки чипов и библиотека DSP
1,8 В или 3,3 В LVCMOS I/Os (за исключением интерфейсов USB и DDR2)
Два внешних интерфейса памяти:
EMIFA
NOR (широкие данные 8- или 16-бит)
NAND (широкие данные 8- или 16-бит)
16-битная SDRAM с 128-МБ адресным пространством
Контроллер памяти DDR2/Mobile DDR с одним из следующих вариантов:
16-битная DDR2 SDRAM с 256-МБ адресным пространством
16-битная mDDR SDRAM с 256-МБ адресным пространством
Три настраиваемых модуля UART типа 16550:
С сигналами управления модемом
16-байтовый FIFO
16- или 13-кратный вариант пересчёта
Два последовательных периферийных интерфейса (SPI) с множеством выборов чипов
Два интерфейса мультимедийных карт (MMC)/Secure Digital (SD) с безопасными интерфейсами ввода/вывода данных (SDIO)
Два межинтегрированных цепей мастер-слейв
(шина I2C)
Один интерфейс хост-порта (HPI) с 16-битным мультиплексированным адресным и информационным шлейфом для высокой пропускной способности
Программируемая система реального времени (PRUSS)
Две независимые программируемые системы реального времени (PRU) ядра
32-битная архитектура RISC загрузки-хранения
4 КБ RAM инструкций на ядро
512 Байт RAM данных на ядро
PRUSS можно отключить программно для экономии энергии
Регистр 30 каждого PRU экспортируется из подсистемы дополнительно к обычному выходу R31 ядер PRU
Стандартный механизм управления энергией
Гейтинг часов
Вся подсистема находится под единым доменом гейтинга PSC часов
Выделенный контроллер прерываний
Выделенный переключаемый центральный ресурс
Порт USB 2.0 OTG с интегрированным PHY (USB0)
USB 2.0 клиент высокой и полной скорости
USB 2.0 хозяин высокой, полной и низкой скорости
Конечная точка 0 (управление)
Конечные точки 1, 2, 3, 4 (управление, массовые, прерывания или ISOC) RX и TX
Один многоканальный аудиосериальный порт (McASP):
Две зоны часов и 16 серийных контактных данных
Поддерживает форматы TDM, I2S и аналогичные
Способен к DIT
Буферы FIFO для передачи и приёма
Два многоканальных буферизованных серийных порта (McBSP):
Поддерживает форматы TDM, I2S и аналогичные
Интерфейс аудиокодека AC97
Телекоммуникационные интерфейсы (ST-Bus, H100)
128-канальный TDM
Буферы FIFO для передачи и приёма
Ethernet MAC (EMAC) 10/100 Мбит/с:
Соответствие стандарту IEEE 802.3
MII — независимый от медиа интерфейс
RMII — уменьшенный независимый от медиа интерфейс
Модуль управления данными ввода/вывода (MDIO)
Видеопортовый интерфейс (VPIF):
Две 8-битные SD (BT.656), одна 16-битная или одна сырья (8-, 10- и 12-бит) видеозахватные каналы
Две 8-битные SD (BT.656), одна 16-битная видеодисплейная канал
Универсальный параллельный порт (uPP):
Высокоскоростной параллельный интерфейс для FPGA и преобразователей данных
Ширина данных на обоих каналах — от 8 до 16 бит включительно
Передачи однократные или двукратные
Поддерживает множество интерфейсов с управлением START, ENABLE и WAIT
Часы реального времени (RTC) с 32-килозерным осциллятором и отдельной силовой линией
Три 64-битных универсальных таймера (каждый настраивается как два 32-битных таймера)
Один 64-битный универсальный или сторожевой таймер (настраивается как два 32-битных универсальных таймера)
Два улучшенных высокоразрешающих периферийных устройства широтно-импульсной модуляции (eHRPWM):
Выделенный 16-битный счётчик временных баз с периодом и частотой контроля
6 односторонних выходов, 6 двусторонних симметричных выходов или 3 двусторонних асимметричных выходов
Генерация мёртвой зоны
Измельчение PWM высокочастотным носителем
Зона входа трипа
Три 32-битных улучшенных модуля захвата (eCAP):
Настраиваемые как 3 входа захвата или 3 дополнительных выхода широтно-импульсной модуляции (APWM)
Единовременный захват до четырёх временных меток события
Пакеты:
361-шаровая пластиковая решётка без свинца (PBGA) [суффикс ZCE], шаг шара 0,65 мм
361-шаровая PBGA без свинца [суффикс ZWT],
Шаг шара 0,80 мм
Коммерческая, расширенная или промышленная температура

Show

TMS320C6746 Specifications

Attribute	Attribute Value

Datasheet	Datasheet
3D Model	3D Model
	Show
Product Lifecycle Status
RoHS	RoHS Compliant
Lead-Free Status	Lead Free

Order guide

Payment Shipping Package Order Quality Assurance

TT in advance (bank transfer), Western Union, Credit card,
PayPal. Customer is responsible for shipping fee, bank
charges, duties and taxes.
- You can choose whether shipping charges will be charged through your shipping account or by us.
- Please confirm with the logistics company in advance for remote areas.
(Additional charges ($35-$50) may apply for delivery in these areas)
- Delivery date: usually 2 to 7 working days.
- A tracking number will be sent after your order ships.
- Carefully inspected and packed by ManyChip warehouse
- Vacuum packaging
- Anti-static packaging
- Shockproof foam
The terms here are for reference only, the actual terms are subject to the sales quotation.
- Please confirm product specifications when ordering.
- MOQ refers to the minimum order quantity required to purchase each part.
- If you have special ordering instructions, please indicate them on the ordering page.
- Inspection (PSI) will be performed prior to shipment.
- Income Quality Control (IQC), 1000+ qualified dealers.
- Chips are tested by authoritative organizations to ensure the quality, authenticity and safety of your device.
- Decapsulation control
- X-ray control
- XRF inspection
- Electrical testing
- Surface testing
-Digital components warehouse, covering an area of 800 square meters, with constant temperature and humidity

Contact Us

If you have any problem,please email to sales@manychip.com, we will response as soon as possisble.

Popular Search Parts

Recommended Parts
Hot Parts
Popular Parts
Recently Popular Parts

SN:H0.18333LO40108V75Q0QC0S1

Buy TMS320C6746

Please fill the information below to send RFQ quickly,and we will respond immediately.